《炬丰科技-半导体工艺》 3D-TSV集成的资料和工艺研讨进展

书籍：《炬丰科技-半导体工艺》

文章：3D-TSV集成的资料和工艺研讨进展

编号：JFKJ-21-755

作者：炬丰科技

摘要

3D集成中的各种过程需求思索多种资料。这些资料关于关键工艺的延展至关重要，例如穿层过孔(TSV)、晶圆和芯片键合以及晶圆处置。本文回想了一些可变资料和工艺的最新进展，比较了它们的优势和技术应战，并讨论了完成完整三维TSV集成的选择。

引见

半导体技术是过去半个世纪中最强大的技术之一，它遵照著名的摩尔定律呈指数级延展。从单核微处置器(CPU)，到双核、四核、往常的六核，以及48核和80核的演示，再加上256核或更多的图形处置单元(GPU)，半导体技术关于许多应用来说曾经足够强大了。另一方面，快速的技术延展不时在推进功用多样化的“超越摩尔”应用，如模仿/射频、高压电源/能源、无源器件、传感器/执行器、生物芯片和生物医疗设备。钥匙技术被称为系统封装(SiP)。

3D集成有几个关键障碍:

创建适合的3D技术平台

关键三维处置技术的创新

三维基础设备(设备、ECAD工具和规范)的开发 三维集成系统性能的仿真和建模

牢靠性、产量和成本。

TSV工艺和资料

图3显现了TSV技术的一个例子:一个带有环形铜硅晶体管的三维集成模块。运用环形(空心圆柱形)铜硅晶体管能够将铜和硅之间的CTE失配惹起的热机械应力问题降至最低。

表一总结了TSV进程的主要措施。如表二所示，讨论了TSV工艺的各种资料；其中，具有TaN势垒和二氧化硅、氮化硅绝缘体衬垫的铜TSV已被普遍研讨，并正准备大范围生产宽输入输出3D图形显现模块和具有TSV硅内插器的巨型现场可编程门阵列。

芯片和晶圆键合工艺和资料

键合是三维超集成的关键使能工艺技术，由于它机械地并且通常是电地衔接功用层。但是，由于不同的处置环境和请求，CoC、CoW和WoW 3D平台运用不同的粘合措施。关于WoW 3D平台，曾经研讨了多种资料，并将其简化为几个可变的选择，如图4所示，其中无空隙粘合是关键请求。

关于CoC 3D平台，低吞吐量是一个重要问题；因而，粘合过程必须在大气中进行，这限制了所运用的资料。金属间化合物或固-液相互扩散(SLID)分离(例如，。如图6所示的铜、锡，或铜、锡、银族)和共晶分离(例如，。讨论了InAu)。这种键合运用微凸点，其尺寸、资料以及工艺条件都必须当心控制。固然曾经取得了庞大的进展，但大的应力和电迁移(EM)通常会招致热机械毛病。

晶圆减薄和处置工艺及资料

晶圆减薄工艺延展良好；硅背面研磨、化学机械抛光(CMP)和湿法蚀刻通常分离在一同，以在晶片上构成TTV为微米的薄晶片。但是，关于一些3D集成技术来说，很难处置变薄的晶片。

一种措施是避免处置变薄的晶片，即一个功用晶片作为基础晶片，其他晶片或芯片在键合到基础晶片上后能够变薄，如图8所示.这种粘合后变薄的措施能够用于CoW 3D平台和WoW 3D平台。这种措施还俭省了3D集成中的额外处置步骤。

另一种措施是运用处置晶片进行减薄和后续处置，。在这种状况下，开发了特殊的粘合剂，用于暂时晶圆粘合和剥离。但是，依旧很难将减薄的晶片从处置晶片上剥离。最近开发了一个ZoneBondTM流程来处置这个问题。

芯片和晶圆对准工艺和资料

芯片和晶圆对准能够是运用商业工具的纯机械过程，例如倒装芯片焊接机、芯片到晶圆3D对准器/焊接机或晶圆到晶圆对准器。曾经研讨了许多措施。但是，机械对准可能达不到对准精度或所需的吞吐量，特别是关于CoC和CoW 3D平台。为理处置这些问题，开发了锁间对准机制、自组装工艺和对准硅模板。

图7所示，正在开发的校准模板措施运用厚聚合物来预定义校准角，这关于CoW 3D平台特别有用。这种措施从一个主晶片和一个芯片晶片开端。芯片晶片是堆叠在主晶片上的芯片的来源。在主晶片上制造低应力聚合物模板以限定对准角。然后，经过将每个芯片移动到相应模板的一个角落，一切芯片立刻自动对准主晶片。最后，经过研磨和抛光使顶部芯片的衬底变薄。经过重复这里描画的处置流程，能够完成多个CoW堆叠的集成电路层。图11显现了这种CoW 3D平台的可行性演示，其中12米厚的BCB作为模板资料，铜(小于1米)作为粘合金属。